一種基于FPGA的動態(tài)可重構(gòu)高性能運算方法與裝置

基本信息

申請?zhí)?/td> CN200710018207.1 申請日 -
公開（公告）號 CN101086729A 公開（公告）日 2007-12-12
申請公布號 CN101086729A 申請公布日 2007-12-12
分類號 G06F15/17(2006.01) 分類 計算；推算；計數(shù);
發(fā)明人 苗保剛;張衛(wèi)軍;付國軍;謝國鵬;郭忠峰;高興利;梁光勤;張致遠(yuǎn) 申請（專利權(quán)）人 西安飛鷹科技有限責(zé)任公司
代理機構(gòu) 西安弘理專利事務(wù)所 代理人 西安飛鷹科技有限責(zé)任公司
地址 710043陜西省西安市東高新火炬路4號樓5層D區(qū)509
法律狀態(tài) -

摘要

摘要 本發(fā)明公開的一種基于FPGA的動態(tài)可重構(gòu)高性能運算方法，采用至少一個計算單元HCU實現(xiàn)并行運算，并通過主控計算設(shè)備發(fā)送指令和參數(shù)，控制計算單元HCU的運行，并接收其運算結(jié)果，計算單元HCU的運算是采用至少兩個大容量可編程門陣列FPGA進(jìn)行基本計算邏輯的并行處理，并通過高速LVDS實現(xiàn)相互之間的數(shù)據(jù)傳輸，最終將大容量可編程門陣列FPGA的處理結(jié)果通過通訊接口傳輸出去。實現(xiàn)該方法的裝置包括至少一個計算單元HCU、控制計算單元HCU運行的主控計算設(shè)備以及實現(xiàn)兩者之間數(shù)據(jù)交換的通訊接口。本發(fā)明充分利用了大容量可編程門陣列FPGA的可重構(gòu)特性和并行處理特性，將運算進(jìn)行流水線和并行改造，實現(xiàn)了超高速處理的功能，又具有功耗低、體積小、計算成本低的特點。