輸出驅動電路、GPIO電路
基本信息
申請?zhí)?/td> | CN202111028874.4 | 申請日 | - |
公開(公告)號 | CN113468089B | 公開(公告)日 | 2021-11-30 |
申請公布號 | CN113468089B | 申請公布日 | 2021-11-30 |
分類號 | G06F13/40(2006.01)I;G06F13/42(2006.01)I;H03K19/003(2006.01)I | 分類 | 計算;推算;計數(shù); |
發(fā)明人 | 楊偉;張俊 | 申請(專利權)人 | 上海類比半導體技術有限公司 |
代理機構 | 上海一平知識產(chǎn)權代理有限公司 | 代理人 | 吳珊;成春榮 |
地址 | 200135上海市浦東新區(qū)中國(上海)自由貿(mào)易試驗區(qū)臨港新片區(qū)環(huán)湖西二路888號A樓367室 | ||
法律狀態(tài) | - |
摘要
摘要 | 本申請涉及集成電路技術領域,公開了一種輸出驅動電路、GPIO電路。輸出驅動電路,包括:第一控制開關、第二控制開關、第一至第三PMOS晶體管,第一控制開關與第二控制開關依次連接,第二控制開關包括第四PMOS晶體管。第一PMOS晶體管的柵極、第二PMOS晶體管的柵極、第三PMOS晶體管的漏極和第四PMOS晶體管的源極相連,第一PMOS晶體管的源極和襯底、第二PMOS晶體管的源極和襯底、及第四PMOS晶體管的襯底相連,第一PMOS晶體管的漏極連接內(nèi)部電壓源,第二PMOS晶體管的漏極連接驅動輸出端,其中,第一PMOS晶體管的寄生二極管與第二PMOS晶體管的寄生二極管的極性相反。本申請實施方式中,實現(xiàn)了真正的開漏功能以及全功能的GPIO,同時又不會影響GPIO可工作的最低工作電壓范圍。 |
