基于FPGA的高速并行DDC及FIR濾波處理方法

基本信息

申請?zhí)?/td> CN202110268821.3 申請日 -
公開（公告）號 CN113114166A 公開（公告）日 2021-07-13
申請公布號 CN113114166A 申請公布日 2021-07-13
分類號 H03H17/00（2006.01）I 分類 基本電子電路;
發(fā)明人 余華章 申請（專利權）人 成都辰天信息科技有限公司
代理機構 廣州市越秀區(qū)哲力專利商標事務所（普通合伙） 代理人 孫柳
地址 610000四川省成都市金牛區(qū)環(huán)交大智慧城二環(huán)路北一段111號西南交通大學創(chuàng)新大廈1403-6房間
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了基于FPGA的高速并行DDC及FIR濾波處理方法，包括輸入信號并根據(jù)輸入信號的數(shù)據(jù)采樣率設定并行路數(shù)M；然后根據(jù)并行路數(shù)M將輸入信號按照每M個采樣點進行依次采樣劃分為M個輸入分信號，然后對每個輸入分信號進行數(shù)字下變頻后生成對應的第一中間信號、中間信號；再通過FIR濾波器對第一中間信號或第二中間信號進行濾波處理生成對應的四個輸出分信號；其中，每個輸出分信號的數(shù)據(jù)采樣率、輸入分信號、第一中間信號以及第二中間信號的數(shù)據(jù)采樣率均為輸入信號的1/M。本發(fā)明通過設計并行的架構來實現(xiàn)FPGA處理器無法對高速的數(shù)據(jù)采樣率的數(shù)據(jù)信號進行處理的問題。