基于FPGA的DDR3多端口讀寫存儲管理方法

基本信息

申請?zhí)?/td> CN202010893761.X 申請日 -
公開（公告）號 CN112052205A 公開（公告）日 2020-12-08
申請公布號 CN112052205A 申請公布日 2020-12-08
分類號 G06F13/16(2006.01)I;G06F3/06(2006.01)I 分類 計算；推算；計數(shù);
發(fā)明人 陳斌;齊銀鋒;楊才明;陳建平;金乃正;金軍;朱瑪;陶濤;李勇;張琦;顧建;李康毅;崔泓;周劍峰;董長征;謝永海;許曉飚 申請（專利權）人 浙江雙成電氣有限公司
代理機構 杭州華鼎知識產(chǎn)權代理事務所（普通合伙） 代理人 浙江雙成電氣有限公司;紹興建元電力集團有限公司;國網(wǎng)浙江省電力有限公司紹興供電公司;杭州晨曉科技股份有限公司
地址 312000浙江省紹興市袍江工業(yè)區(qū)袍中南路3號
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及存儲領域，尤其涉及一種基于FPGA的DDR3多端口讀寫存儲管理方法，包括：采用BANK輪詢的方式從多個隊列請求中仲裁出一個用戶請求命令；根據(jù)要求將仲裁出來的用戶請求命令切割成多個子命令；子命令信息提取以及轉換并翻譯成可執(zhí)行的命令格式；將待寫數(shù)據(jù)送入寫數(shù)據(jù)緩存；根據(jù)用戶接口讀命令請求，將存儲的數(shù)據(jù)回送用戶接口。本發(fā)明基于DDR芯片的BANK輪詢機制既提高了DDR芯片的讀寫效率，又解決了多端口讀寫同一片DDR芯片沖突問題，極大的提高DDR芯片的工作效率。??