基于差分結(jié)構(gòu)的SARADC失調(diào)誤差校正方法及電路

基本信息

申請?zhí)?/td> CN202210325341.0 申請日 -
公開（公告）號(hào) CN114614821A 公開（公告）日 2022-06-10
申請公布號(hào) CN114614821A 申請公布日 2022-06-10
分類號(hào) H03M1/10（2006.01）I;H03M1/08（2006.01）I;H03M1/06（2006.01）I 分類 基本電子電路;
發(fā)明人 解瀅澳 申請（專利權(quán)）人 深圳齊芯半導(dǎo)體有限公司
代理機(jī)構(gòu) 上?；坳现R(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 -
地址 518103廣東省深圳市寶安區(qū)西鄉(xiāng)街道麻布社區(qū)海城路3號(hào)前城濱海花園2棟C座2206
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種基于差分結(jié)構(gòu)的SAR ADC失調(diào)誤差校正方法及電路，該校正方法包括：在校正邏輯模塊的驅(qū)動(dòng)下，通過對P輔助校正電容陣列和N輔助校正電容陣列中的輔助校正電容進(jìn)行n次邏輯切換和判斷，得到n位的校正結(jié)果信息；利用校正邏輯模塊對所述校正結(jié)果信息進(jìn)行編碼，得到補(bǔ)償方向信息和校正補(bǔ)償值；所述補(bǔ)償方向信息表征了補(bǔ)償?shù)念愋?；所述校正補(bǔ)償值表征了補(bǔ)償?shù)碾妷褐荡笮?；在正常工作階段，根據(jù)所述校正邏輯模塊輸出的所述校正補(bǔ)償值和所述校正補(bǔ)償方向信息，對ADC失調(diào)誤差進(jìn)行校正。