一種芯片IO干擾信號的產(chǎn)生方法及抗干擾能力的驗證方法

基本信息

申請?zhí)?/td> CN202210326693.8 申請日 -
公開（公告）號 CN114660970A 公開（公告）日 2022-06-24
申請公布號 CN114660970A 申請公布日 2022-06-24
分類號 G05B19/042（2006.01）I 分類 控制；調(diào)節(jié);
發(fā)明人 盧知伯 申請（專利權(quán)）人 深圳齊芯半導(dǎo)體有限公司
代理機(jī)構(gòu) 上海慧晗知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 -
地址 518103廣東省深圳市寶安區(qū)西鄉(xiāng)街道麻布社區(qū)海城路3號前城濱?；▓@2棟C座2206
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種芯片IO干擾信號的產(chǎn)生方法、抗干擾能力的驗證方法及電子設(shè)備，所述干擾信號的產(chǎn)生方法包括：利用芯片中任一GPIO管腳輸出電平信號；利用第一定時器觸發(fā)所述GPIO管腳輸出電平信號的翻轉(zhuǎn)，以輸出周期性脈沖；利用第二定時器控制所述周期性脈沖的長度。