互連的多個倒裝芯片堆疊的封裝結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202121524289.9 申請日 -
公開（公告）號 CN215869383U 公開（公告）日 2022-02-18
申請公布號 CN215869383U 申請公布日 2022-02-18
分類號 H01L25/16（2006.01）I;H01L23/31（2006.01）I;H01L23/488（2006.01）I;H01L21/60（2006.01）I;H01L21/56（2006.01）I 分類 基本電氣元件;
發(fā)明人 鄭清毅;陳銀龍 申請（專利權(quán)）人 芯原微電子（上海）股份有限公司
代理機構(gòu) 上海光華專利事務(wù)所（普通合伙） 代理人 賀妮妮
地址 211500江蘇省南京市江北新區(qū)星火路17號創(chuàng)智大廈B座22層
法律狀態(tài) -

摘要

摘要 本實用新型提供一種互連的多個倒裝芯片堆疊的封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)包括：重新布線層；沿垂直方向堆疊于重新布線層上表面的倒裝芯片堆疊結(jié)構(gòu)；倒裝芯片堆疊結(jié)構(gòu)包括N層倒裝芯片及N?1層轉(zhuǎn)接板，N≥2；其中，第一層倒裝芯片與第一層轉(zhuǎn)接板焊接在重新布線層上，第M層轉(zhuǎn)接板焊接在第M?1層轉(zhuǎn)接板上，第M層倒裝芯片疊置在第M?1層倒裝芯片上及第M?1層轉(zhuǎn)接板上，且與第M?1層倒裝芯片非電性連接，與第M?1層轉(zhuǎn)接板電性連接，N≥M≥2；封裝層。該封裝結(jié)構(gòu)將現(xiàn)有技術(shù)中倒裝芯片以水平排布方式封裝的封裝結(jié)構(gòu)改變?yōu)檠卮怪迸挪挤绞椒庋b的三維封裝結(jié)構(gòu)，有效減小了多個倒裝芯片堆疊封裝的面積利用率，縮小封裝體的尺寸，利于產(chǎn)品的小型化。