一種半導體封裝結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202023090657.1 申請日 -
公開（公告）號 CN213752697U 公開（公告）日 2021-07-20
申請公布號 CN213752697U 申請公布日 2021-07-20
分類號 H01L25/065（2006.01）I;H01L23/48（2006.01）I;H01L23/528（2006.01）I 分類 基本電氣元件;
發(fā)明人 王大華;郭以杰 申請（專利權(quán)）人 江蘇中科智芯集成科技有限公司
代理機構(gòu) 北京三聚陽光知識產(chǎn)權(quán)代理有限公司 代理人 薛異榮
地址 221000江蘇省徐州市經(jīng)濟技術(shù)開發(fā)區(qū)創(chuàng)業(yè)路26號101廠房
法律狀態(tài) -

摘要

摘要 本實用新型提供一種半導體封裝結(jié)構(gòu)，包括：互聯(lián)結(jié)構(gòu)層，互聯(lián)結(jié)構(gòu)層包括絕緣介質(zhì)層和位于絕緣介質(zhì)層中的第一導電層；設置于互聯(lián)結(jié)構(gòu)層一側(cè)的第一芯片，第一芯片的正面朝向互聯(lián)結(jié)構(gòu)層且與第一導電層電性連接；第二芯片，第二芯片位于絕緣介質(zhì)層中且與第一導電層間隔，第二芯片至第一芯片的距離大于第一導電層至第一芯片的距離，第二芯片與第一導電層電性連接。通過將第二芯片設置于第一芯片正面的互聯(lián)結(jié)構(gòu)層中，利用互聯(lián)結(jié)構(gòu)層中較第一導電層更遠的空間放置第二芯片，實現(xiàn)了多芯片的立體堆疊，并且不影響第一導電層的線路設置，可有效節(jié)省器件排布的設計空間，有利于提高封裝結(jié)構(gòu)中的器件集成度。