芯片輸入端上拉電阻的靜態(tài)功耗消除電路

基本信息

申請(qǐng)?zhí)?/td> CN201110025227.8 申請(qǐng)日 -
公開（公告）號(hào) CN102185599B 公開（公告）日 2015-11-25
申請(qǐng)公布號(hào) CN102185599B 申請(qǐng)公布日 2015-11-25
分類號(hào) H03K17/78 分類 基本電子電路;
發(fā)明人 韓興成;韓雨亭 申請(qǐng)（專利權(quán)）人 蘇州聚元微電子股份有限公司
代理機(jī)構(gòu) - 代理人 -
地址 215000 江蘇省蘇州市工業(yè)園區(qū)金雞湖大道1355號(hào)國(guó)際科技園12B1-B3單元
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種芯片輸入端上拉電阻的靜態(tài)功耗消除電路，其包括一作為上拉電阻的NMOS管，所述NMOS管串聯(lián)在芯片內(nèi)電源及芯片輸入端口之間，所述NMOS管的柵極與一控制電路的輸出端連接，所述芯片輸入端口與控制電路的一個(gè)或多個(gè)輸入端連接，所述控制電路還設(shè)有一與芯片內(nèi)上電復(fù)位信號(hào)連接的輸入端，當(dāng)所述上電復(fù)位信號(hào)為低電平時(shí)，所述控制電路控制所述NMOS管導(dǎo)通，當(dāng)所述芯片輸入端口為低電平時(shí)，所述控制電路控制所述NMOS管截止。采用該電路無論外部驅(qū)動(dòng)電路施加給芯片輸入端口上的電平狀態(tài)如何變化上拉電阻都不會(huì)流過靜態(tài)電流，因此也不會(huì)發(fā)生靜功耗。