一種在多核處理器中緩沖數(shù)據(jù)的方法

基本信息

申請?zhí)?/td> CN201310301037.3 申請日 -
公開（公告）號 CN103345451A 公開（公告）日 2013-10-09
申請公布號 CN103345451A 申請公布日 2013-10-09
分類號 G06F12/08(2006.01)I 分類 計算；推算；計數(shù);
發(fā)明人 毛力 申請（專利權(quán)）人 四川千行你我科技股份有限公司
代理機構(gòu) 北京天奇智新知識產(chǎn)權(quán)代理有限公司 代理人 四川九成信息技術(shù)有限公司;四川千行你我科技有限公司;四川千行你我科技股份有限公司
地址 610041 四川省成都市高新區(qū)科園二路1號A樓103B
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種在多核處理器中緩沖數(shù)據(jù)的方法，包括：接收并發(fā)執(zhí)行多個線程的指令；將所述多個線程中的每一個分別獨立地分配給所述多個處理器核心，其中多個處理器核心中的每一個最多被分配一個線程；對于每一個被分配了線程的處理器核心，響應(yīng)于執(zhí)行線程期間的緩存請求，將待緩存數(shù)據(jù)存儲到所耦合的專用緩沖存儲器中；當(dāng)不小于一閾值t的數(shù)量的專用緩沖存儲器中都存儲有同一緩存數(shù)據(jù)時，將同一緩存數(shù)據(jù)存儲到通用緩沖存儲器中。通過本發(fā)明提高了緩存存取和替換速度，克服了偽共享問題。