一種純增強型MOS管無靜態(tài)功耗的上電復(fù)位電路

基本信息

申請?zhí)?/td> CN201810298681.2 申請日 -
公開（公告）號 CN108768362B 公開（公告）日 2021-11-23
申請公布號 CN108768362B 申請公布日 2021-11-23
分類號 H03K17/22（2006.01）I;H03K17/687（2006.01）I 分類 基本電子電路;
發(fā)明人 謝芳 申請（專利權(quán)）人 上海申矽凌微電子科技股份有限公司
代理機構(gòu) 上海段和段律師事務(wù)所 代理人 郭國中
地址 201108上海市閔行區(qū)虹梅南路2588號1幢A320室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種純增強型MOS管無靜態(tài)功耗的上電復(fù)位電路，包括依次連接的：電源檢測鎖存部分、反相延時部分以及與非門部分；電源檢測鎖存部分的PMOS管M105與NMOS管M106的柵極相互連接作為第一節(jié)點，漏極相互連接作為第二節(jié)點；PMOS管M101的漏極、PMOS管M104的漏極以及電容C107的一端分別連接第一節(jié)點，NMOS管M103的漏極通過分壓器件連接第一節(jié)點，NMOS管M103的柵極連接與非門部分，PMOS管M101的柵極接地，PMOS管M104的柵極連接第二節(jié)點，第一節(jié)點還連接反相延時部分，第二節(jié)點連接反相延時部分。本發(fā)明電路簡單有效，工藝層次簡單，布版圖的面積小，成本低，電路工作一致性好，實現(xiàn)了靜態(tài)無功耗。