一種時間信息同步系統(tǒng)及方法

基本信息

申請?zhí)?/td> CN201711086941.1 申請日 -
公開（公告）號 CN107733546A 公開（公告）日 2018-02-23
申請公布號 CN107733546A 申請公布日 2018-02-23
分類號 H04J3/06 分類 電通信技術(shù);
發(fā)明人 褚毅宏;王鋒;吳樹奎;李瑞峰;魏磊;朱志凱;何廣印;劉錦 申請（專利權(quán)）人 武漢華訊國蓉科技有限公司
代理機(jī)構(gòu) 北京輕創(chuàng)知識產(chǎn)權(quán)代理有限公司 代理人 武漢華訊國蓉科技有限公司
地址 430074 湖北省武漢市東湖新技術(shù)開發(fā)區(qū)光谷大道35號銀久科技產(chǎn)業(yè)園(二期)03幢5層2號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種時間信息同步系統(tǒng)及方法，系統(tǒng)包括：依次連接的上位機(jī)、中頻卡和多個信號源，中頻卡包括：與上位機(jī)連接的FPGA芯片，與FPGA芯片連接的多個ADC子板和時間源編碼模塊，其中，每個信號源連接一個ADC子板；FPGA芯片包括：與時間源編碼模塊連接的時間解碼緩存模塊，與時間解碼緩存模塊連接的多個數(shù)據(jù)融合模塊，多個FIFO存儲器，以及與多個FIFO存儲器和上位機(jī)連接的PCI?E控制器，其中，每個數(shù)據(jù)融合模塊均連接一個FIFO存儲器和一個ADC子板。本發(fā)明的有益效果是：通過FPGA芯片實現(xiàn)時間信息傳輸與管理功能，并在觸發(fā)信號的控制下實現(xiàn)AD數(shù)據(jù)與時間戳數(shù)據(jù)的融合，實現(xiàn)高速AD采集的時間同步。