一種時(shí)間信息同步系統(tǒng)
基本信息
申請(qǐng)?zhí)?/td> | CN201721482646.3 | 申請(qǐng)日 | - |
公開(公告)號(hào) | CN207339867U | 公開(公告)日 | 2018-05-08 |
申請(qǐng)公布號(hào) | CN207339867U | 申請(qǐng)公布日 | 2018-05-08 |
分類號(hào) | H04J3/06 | 分類 | 電通信技術(shù); |
發(fā)明人 | 褚毅宏;王鋒;吳樹奎;李瑞峰;魏磊;朱志凱;何廣印;劉錦 | 申請(qǐng)(專利權(quán))人 | 武漢華訊國(guó)蓉科技有限公司 |
代理機(jī)構(gòu) | 北京輕創(chuàng)知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 武漢華訊國(guó)蓉科技有限公司 |
地址 | 430074 湖北省武漢市東湖新技術(shù)開發(fā)區(qū)光谷大道35號(hào)銀久科技產(chǎn)業(yè)園(二期)03幢5層2號(hào) | ||
法律狀態(tài) | - |
摘要
摘要 | 本實(shí)用新型公開了一種時(shí)間信息同步系統(tǒng),系統(tǒng)包括:依次連接的上位機(jī)、中頻卡和多個(gè)信號(hào)源,中頻卡包括:與上位機(jī)連接的FPGA芯片,與FPGA芯片連接的多個(gè)ADC子板和時(shí)間源編碼模塊,每個(gè)信號(hào)源連接一個(gè)ADC子板;FPGA芯片包括:與時(shí)間源編碼模塊連接的時(shí)間解碼緩存模塊,與時(shí)間解碼緩存模塊連接的多個(gè)數(shù)據(jù)融合模塊,多個(gè)FIFO存儲(chǔ)器,以及與多個(gè)FIFO存儲(chǔ)器和上位機(jī)連接的PCI?E控制器,其中,每個(gè)數(shù)據(jù)融合模塊均連接一個(gè)FIFO存儲(chǔ)器和一個(gè)ADC子板。本實(shí)用新型的有益效果是:通過FPGA芯片實(shí)現(xiàn)時(shí)間信息傳輸與管理功能,并在觸發(fā)信號(hào)的控制下實(shí)現(xiàn)AD數(shù)據(jù)與時(shí)間戳數(shù)據(jù)的融合,實(shí)現(xiàn)高速AD采集的時(shí)間同步。 |
