可配置的MDDI主端接口電路

基本信息

申請(qǐng)?zhí)?/td> CN201410013994.0 申請(qǐng)日 -
公開（公告）號(hào) CN103729327B 公開（公告）日 2016-07-06
申請(qǐng)公布號(hào) CN103729327B 申請(qǐng)公布日 2016-07-06
分類號(hào) G06F13/40(2006.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 魏廷存;李勇;李博 申請(qǐng)（專利權(quán)）人 咸陽(yáng)金鉆數(shù)碼有限公司
代理機(jī)構(gòu) 西北工業(yè)大學(xué)專利中心 代理人 西北工業(yè)大學(xué);咸陽(yáng)金鉆數(shù)碼有限公司
地址 710072 陜西省西安市友誼西路127號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種可配置的MDDI主端接口電路，用于解決現(xiàn)有MDDI主端接口電路最大數(shù)據(jù)傳輸速度低的技術(shù)問題。技術(shù)方案是包括鏈接控制模塊，還包括控制寄存器堆、先進(jìn)先出存儲(chǔ)器、喚醒檢測(cè)電路、串行發(fā)送模塊、并行接收模塊和CRC校驗(yàn)電路，實(shí)現(xiàn)前向鏈接和反向鏈接數(shù)據(jù)傳輸。本發(fā)明通過MCU配置控制寄存器堆，可以根據(jù)顯示需要配置不同的接口模式，支持MDDI的Type?I、Type?II、Type?III和Type?IV四種接口模式；可作為IP核掛載在微處理器總線結(jié)構(gòu)上使用，電路通用性強(qiáng)；最大數(shù)據(jù)傳輸速度由背景技術(shù)的160Mbps提高到200Mbps，提高了25%。