一種GPU緩存子系統(tǒng)互聯(lián)的數(shù)字電路設(shè)計(jì)方法

基本信息

申請?zhí)?/td> CN202110626551.9 申請日 -
公開（公告）號 CN113435153A 公開（公告）日 2021-09-24
申請公布號 CN113435153A 申請公布日 2021-09-24
分類號 G06F30/337（2020.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王俊 申請（專利權(quán)）人 上海天數(shù)智芯半導(dǎo)體有限公司
代理機(jī)構(gòu) 南京鐘山專利代理有限公司 代理人 戴朝榮
地址 201114上海市閔行區(qū)陳行公路2388號3幢101-5室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種GPU緩存子系統(tǒng)互聯(lián)的數(shù)字電路設(shè)計(jì)方法，包括劃分GPU的設(shè)備內(nèi)存地址；設(shè)置區(qū)域內(nèi)獨(dú)立的交叉通路，該交叉通路連接該區(qū)域的包含L1緩存片的計(jì)算核心作為請求發(fā)起方，該區(qū)域的L2緩存片作為請求接收方；設(shè)置區(qū)域內(nèi)L2緩存片的緩存方式；連接區(qū)域內(nèi)L2緩存片與設(shè)備內(nèi)存及其內(nèi)存控制器；設(shè)置區(qū)域內(nèi)的原始擁有者緩存，負(fù)責(zé)其區(qū)域內(nèi)設(shè)備內(nèi)存地址的初次讀取和最終寫回；將本區(qū)域的每個L2緩存片和另一半?yún)^(qū)域的一個L2緩存片組成鏡像L2緩存片組。本發(fā)明可節(jié)省芯片走線面積，縮短平均訪問延時(shí)，提高運(yùn)算核心訪問緩存數(shù)據(jù)的效率，支持在硬件層面完成不同緩存層級間的數(shù)據(jù)共享和同步的處理。