一種芯片測(cè)試系統(tǒng)和芯片測(cè)試方法

基本信息

申請(qǐng)?zhí)?/td> CN202110286804.2 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN112684326B 公開(kāi)（公告）日 2021-07-27
申請(qǐng)公布號(hào) CN112684326B 申請(qǐng)公布日 2021-07-27
分類(lèi)號(hào) G01R31/28（2006.01）I 分類(lèi) 測(cè)量；測(cè)試;
發(fā)明人 連光;梁小江;蘇攀;蒲莉娟;黃禎福 申請(qǐng)（專(zhuān)利權(quán)）人 深圳市創(chuàng)成微電子有限公司
代理機(jī)構(gòu) 深圳市君之泉知識(shí)產(chǎn)權(quán)代理有限公司 代理人 呂戰(zhàn)竹
地址 518055廣東省深圳市南山區(qū)西麗街道西麗社區(qū)打石一路深圳國(guó)際創(chuàng)新谷八棟A座2201、2202、2203、2204、2205
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種芯片測(cè)試系統(tǒng)和芯片測(cè)試方法，所述芯片測(cè)試系統(tǒng)包括第一核心板、第二核心板和底板；所述第一核心板用于對(duì)基于FPGA的仿真芯片進(jìn)行測(cè)試，所述第二核心板用于對(duì)實(shí)體芯片樣品進(jìn)行測(cè)試，所述測(cè)試底板能夠與所述第一核心板和第二核心板分別可拆卸地配合連接，且包括有與前述兩個(gè)測(cè)試過(guò)程配合的各功能元件；所述芯片測(cè)試方法利用所芯片測(cè)試系統(tǒng)來(lái)進(jìn)行。本發(fā)明利用同一塊底板兼容了不同的測(cè)試階段需求，有效降低了測(cè)試成本，簡(jiǎn)化了測(cè)試操作過(guò)程。