一種基于CPU通過JTAG方式遠(yuǎn)程更新FPGA的裝置

基本信息

申請(qǐng)?zhí)?/td> CN201821323891.4 申請(qǐng)日 -
公開（公告）號(hào) CN208589013U 公開（公告）日 2019-03-08
申請(qǐng)公布號(hào) CN208589013U 申請(qǐng)公布日 2019-03-08
分類號(hào) G06F8/654（2018.01）I; G06F13/40（2006.01）I; G06F13/20（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 鄧林; 吳東海 申請(qǐng)（專利權(quán)）人 成都愛斯頓科技有限公司
代理機(jī)構(gòu) 成都華風(fēng)專利事務(wù)所（普通合伙） 代理人 成都愛斯頓科技有限公司
地址 610000 四川省成都市武侯區(qū)一環(huán)路南一段47號(hào)川音大廈A座4樓6號(hào)
法律狀態(tài) -

摘要

摘要 本實(shí)用新型涉及一種基于CPU通過JTAG方式遠(yuǎn)程更新FPGA的裝置，包括FPGA設(shè)備、控制主板及遠(yuǎn)程終端機(jī)，F(xiàn)PGA設(shè)備包括相互連接的FPGA和FLASH，控制主板包括CPU、PCIE橋、硬盤和South Bridge，PCIE橋分別與CPU、硬盤和South Bridge連接，遠(yuǎn)程終端機(jī)包括相互連接的上位主機(jī)和輸入顯示器，上位主機(jī)通過以太網(wǎng)與CPU通信連接以將更新文件傳輸至CPU，South Bridge引出GPIO接口，F(xiàn)PGA引出JTAG接口，GPIO接口與JTAG接口相連，使得FPGA與CPU通信連接以接收CPU的更新文件并進(jìn)行更新。本實(shí)用新型通過CPU的PCIe接口擴(kuò)展引出外圍PCIe和PCI橋設(shè)備，并利用該橋設(shè)備的GPIO接口模擬實(shí)現(xiàn)FPGA的JTAG時(shí)序，如此就可以借助網(wǎng)絡(luò)接口將更新文件傳給申威處理器平臺(tái)，然后通過JTAG接口將更新文件燒寫進(jìn)FPGA中，進(jìn)而實(shí)現(xiàn)FPGA代碼的遠(yuǎn)程更新。