一種快速引導(dǎo)申威處理器BIOS的方法

基本信息

申請?zhí)?/td> CN201610844501.7 申請日 -
公開（公告）號(hào) CN106354514B 公開（公告）日 2019-06-25
申請公布號(hào) CN106354514B 申請公布日 2019-06-25
分類號(hào) G06F9/4401（2018.01）I; G06F9/445（2018.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 付朋; 鐘龍平; 周鴻志; 王光勇; 吳東海; 羅祥華 申請（專利權(quán)）人 成都愛斯頓科技有限公司
代理機(jī)構(gòu) 北京天奇智新知識(shí)產(chǎn)權(quán)代理有限公司 代理人 成都愛斯頓科技有限公司
地址 610000 四川省成都市武侯區(qū)一環(huán)路南一段47號(hào)川音大廈A座4樓6號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種快速引導(dǎo)申威處理器BIOS的方法，通過FPGA實(shí)現(xiàn)，在FPGA中設(shè)計(jì)如下控制器：維護(hù)接口控制器、加載SROM控制器、寫內(nèi)存控制器、開機(jī)引導(dǎo)控制器、PCIE控制器、存儲(chǔ)控制器，所述方法包括以下步驟：復(fù)位；初始化操作；查詢初始化狀態(tài)；加載SROM控制器啟動(dòng)；加載完SROM后，運(yùn)行SROM，并等待SROM初始化內(nèi)存；查詢初始化內(nèi)存狀態(tài)；寫內(nèi)存控制器啟動(dòng)；加載完HMCODE和BIOS后，啟動(dòng)BIOS。本發(fā)明通過被動(dòng)式加快引導(dǎo)申威處理器計(jì)算機(jī)的BIOS，簡化了引導(dǎo)流程，提高了引導(dǎo)速度，簡化了硬件電路，節(jié)約了硬件成本。