一種基于申威處理器和ICH2橋片的CPCI計(jì)算機(jī)主控器

基本信息

申請(qǐng)?zhí)?/td> CN201921822561.4 申請(qǐng)日 -
公開（公告）號(hào) CN210515149U 公開（公告）日 2020-05-12
申請(qǐng)公布號(hào) CN210515149U 申請(qǐng)公布日 2020-05-12
分類號(hào) G06F1/18 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 劉德偉;郭玉建 申請(qǐng)（專利權(quán)）人 成都愛斯頓科技有限公司
代理機(jī)構(gòu) 成都華風(fēng)專利事務(wù)所（普通合伙） 代理人 成都愛斯頓科技有限公司
地址 610000 四川省成都市武侯區(qū)一環(huán)路南一段47號(hào)川音大廈A座4樓6號(hào)
法律狀態(tài) -

摘要

摘要 本實(shí)用新型公開了一種基于申威處理器的ICH2橋片的3U CPCI計(jì)算機(jī)主控器，涉及工業(yè)計(jì)算機(jī)領(lǐng)域，包括上下層板，下層板包括集成有申威處理器、ICH2橋片和CPCI連接器單元；申威處理器通過PCI?e x8總線與ICH2橋片上集成的PCI?e總線接口相互連接，ICH2橋片與CPCI連接器單元相互連接。ICH2橋片上行PCI?E與申威處理器互聯(lián)通訊，下行可以實(shí)現(xiàn)4路PCI?e2.0 x4，省掉了現(xiàn)有設(shè)計(jì)方案的PCI?E Switch，節(jié)省了PCB空間、降低了成本并減小了設(shè)計(jì)得復(fù)雜度，提高了系統(tǒng)的可靠性；上層板包括集成有獨(dú)立顯卡、mSATA等單元，上下層板通過連接器進(jìn)行連接；對(duì)在用戶環(huán)境下的適配、維護(hù)更有優(yōu)勢(shì)，同時(shí)外圍擴(kuò)展電路少，系統(tǒng)穩(wěn)定性、可靠性更好。