一種基于申威處理器和ICH2橋片的CPCI計算機主控器
基本信息
申請?zhí)?/td> | CN201921822561.4 | 申請日 | - |
公開(公告)號 | CN210515149U | 公開(公告)日 | 2020-05-12 |
申請公布號 | CN210515149U | 申請公布日 | 2020-05-12 |
分類號 | G06F1/18 | 分類 | 計算;推算;計數(shù); |
發(fā)明人 | 劉德偉;郭玉建 | 申請(專利權(quán))人 | 成都愛斯頓科技有限公司 |
代理機構(gòu) | 成都華風(fēng)專利事務(wù)所(普通合伙) | 代理人 | 成都愛斯頓科技有限公司 |
地址 | 610000 四川省成都市武侯區(qū)一環(huán)路南一段47號川音大廈A座4樓6號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本實用新型公開了一種基于申威處理器的ICH2橋片的3U CPCI計算機主控器,涉及工業(yè)計算機領(lǐng)域,包括上下層板,下層板包括集成有申威處理器、ICH2橋片和CPCI連接器單元;申威處理器通過PCI?e x8總線與ICH2橋片上集成的PCI?e總線接口相互連接,ICH2橋片與CPCI連接器單元相互連接。ICH2橋片上行PCI?E與申威處理器互聯(lián)通訊,下行可以實現(xiàn)4路PCI?e2.0 x4,省掉了現(xiàn)有設(shè)計方案的PCI?E Switch,節(jié)省了PCB空間、降低了成本并減小了設(shè)計得復(fù)雜度,提高了系統(tǒng)的可靠性;上層板包括集成有獨立顯卡、mSATA等單元,上下層板通過連接器進行連接;對在用戶環(huán)境下的適配、維護更有優(yōu)勢,同時外圍擴展電路少,系統(tǒng)穩(wěn)定性、可靠性更好。 |
