一種基于CPU+FPGA的大數(shù)據(jù)輸出方法及系統(tǒng)
基本信息
| 申請(qǐng)?zhí)?/td> | CN202011552004.2 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN112559812B | 公開（公告）日 | 2022-03-08 |
| 申請(qǐng)公布號(hào) | CN112559812B | 申請(qǐng)公布日 | 2022-03-08 |
| 分類號(hào) | G06F16/901（2019.01）I;G06F16/903（2019.01）I;G06F16/9035（2019.01）I;G06F9/50（2006.01）I | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 桑成偉;鄭波;楊軍;武筠;羅永富;張利達(dá);周友龍;楊陽(yáng) | 申請(qǐng)（專利權(quán)）人 | 中國(guó)船舶集團(tuán)有限公司 |
| 代理機(jī)構(gòu) | 武漢東喻專利代理事務(wù)所（普通合伙） | 代理人 | 張英 |
| 地址 | 200131上海市自由貿(mào)易試驗(yàn)區(qū)浦東大道1號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種基于CPU+FPGA的大數(shù)據(jù)輸出方法及系統(tǒng)，其利用CPU構(gòu)建狀態(tài)轉(zhuǎn)移樹、狀態(tài)轉(zhuǎn)移表和Bloom－Filter數(shù)據(jù)結(jié)構(gòu)，利用FPGA接收Bloom－Filter的比特向量并進(jìn)行緩存，利用FPGA構(gòu)建模式識(shí)別模塊、報(bào)文分發(fā)模塊、與多個(gè)模式串樣本一一對(duì)應(yīng)的多個(gè)AC自動(dòng)機(jī)和狀態(tài)轉(zhuǎn)移表管理模塊，接收待編輯的業(yè)務(wù)數(shù)據(jù)流，狀態(tài)轉(zhuǎn)移表管理模塊調(diào)用并解析緩存的Bloom－Filter的比特向量數(shù)據(jù)以實(shí)現(xiàn)對(duì)多個(gè)AC自動(dòng)機(jī)的設(shè)置，使得多個(gè)AC自動(dòng)機(jī)依據(jù)對(duì)應(yīng)的狀態(tài)轉(zhuǎn)移表的設(shè)置并行處理接收的數(shù)據(jù)串，F(xiàn)PGA依據(jù)待編輯的業(yè)務(wù)數(shù)據(jù)流的接收時(shí)序有序輸出AC自動(dòng)機(jī)處理后的業(yè)務(wù)數(shù)據(jù)流。 |
