一種NLDMOS器件及制備方法、芯片
基本信息
申請?zhí)?/td> | CN202210014429.0 | 申請日 | - |
公開(公告)號 | CN114050181B | 公開(公告)日 | 2022-03-22 |
申請公布號 | CN114050181B | 申請公布日 | 2022-03-22 |
分類號 | H01L29/06(2006.01)I;H01L29/78(2006.01)I;H01L21/336(2006.01)I | 分類 | 基本電氣元件; |
發(fā)明人 | 趙東艷;王于波;鄧永峰;陳燕寧;付振;劉芳;余山;吳波;郁文;王凱;劉倩倩 | 申請(專利權)人 | 北京芯可鑒科技有限公司 |
代理機構 | 北京潤平知識產(chǎn)權代理有限公司 | 代理人 | 高英英 |
地址 | 102200北京市昌平區(qū)雙營西路79號院中科云谷園11號樓一層 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明實施例提供一種NLDMOS器件及制備方法、芯片,所述NLDMOS器件包括:襯底,所述襯底上方設有第一高壓N阱區(qū)和第二高壓N阱區(qū),所述第一高壓N阱區(qū)和第二高壓N阱區(qū)之間留有襯底間隙;所述第一高壓N阱區(qū)和第二高壓N阱區(qū)上設有P型降低電場區(qū),所述P型降低電場區(qū)經(jīng)過所述襯底間隙;所述第一高壓N阱區(qū)上還設有P型體區(qū),所述第二高壓N阱區(qū)上設有N型漂移區(qū);所述P型體區(qū)、襯底間隙以及N型漂移區(qū)形成PIN結。所述NLDMOS器件的結構設計有效的提高了擊穿電壓。 |
