光電集成芯片內(nèi)部電阻校準(zhǔn)電路及方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN202011495813.4 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN112596569B | 公開（公告）日 | 2022-05-13 |
| 申請(qǐng)公布號(hào) | CN112596569B | 申請(qǐng)公布日 | 2022-05-13 |
| 分類號(hào) | G05F1/56（2006.01）I | 分類 | 控制；調(diào)節(jié); |
| 發(fā)明人 | 甄治凱;鄭家駿;唐小麗 | 申請(qǐng)（專利權(quán)）人 | 江蘇科大亨芯半導(dǎo)體技術(shù)有限公司 |
| 代理機(jī)構(gòu) | 蘇州市中南偉業(yè)知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | - |
| 地址 | 215000江蘇省蘇州市吳江區(qū)松陵鎮(zhèn)蘇州河路18號(hào)太湖新城科創(chuàng)園1號(hào)樓208室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開一種光電集成芯片內(nèi)部電阻校準(zhǔn)電路及校準(zhǔn)方法，包括外置電阻、第一內(nèi)置支路和第二內(nèi)置支路；第一內(nèi)置支路和第二內(nèi)置支路均設(shè)置在光電集成芯片的內(nèi)部，第一內(nèi)置支路和第二內(nèi)置支路并聯(lián)，且兩者并聯(lián)后的整體一端連接電源端，另一端連接第三開關(guān)；第三開關(guān)設(shè)置在光電集成芯片的內(nèi)部，且連接光電集成芯片的接收信號(hào)強(qiáng)度指示引腳；第一內(nèi)置支路包括串聯(lián)的第一電阻和第一開關(guān)，第二內(nèi)置支路包括串聯(lián)的第二電阻和第二開關(guān)；外置電阻設(shè)置在光電集成芯片的外部，其一端連接光電集成芯片的接收信號(hào)強(qiáng)度指示引腳，另一端接地。本發(fā)明的光電集成芯片內(nèi)部電阻校準(zhǔn)電路電路結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)并批量生產(chǎn)，不會(huì)增加芯片面積和成本。 |
