一種FPGA電路故障注入方法及其IP核

基本信息

申請?zhí)?/td> CN202210247238.9 申請日 -
公開（公告）號 CN114675624A 公開（公告）日 2022-06-28
申請公布號 CN114675624A 申請公布日 2022-06-28
分類號 G05B23/02（2006.01）I 分類 控制；調(diào)節(jié);
發(fā)明人 李悅;朱翔;趙旭;韓建偉 申請（專利權(quán)）人 中國科學(xué)院國家空間科學(xué)中心
代理機(jī)構(gòu) 北京方安思達(dá)知識產(chǎn)權(quán)代理有限公司 代理人 -
地址 100190北京市海淀區(qū)中關(guān)村南二條1號
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及航天技術(shù)及FPGA電路單粒子效應(yīng)評估技術(shù)領(lǐng)域，特別涉及一種FPGA電路故障注入方法及其IP核；所述IP核包括：串行數(shù)據(jù)收發(fā)模塊和數(shù)據(jù)協(xié)議解析模塊、寄存器模塊、故障集存儲模塊、單幀重構(gòu)指令存儲模塊、負(fù)載集存儲模塊、讀回集存儲模塊、FLASH接口控制模塊、JTAG接口控制模塊和DUT接口控制模塊。本發(fā)明提供的FPGA電路故障注入方法及其IP核兼容型強(qiáng)，適用于多種類型的FPGA芯片的故障注入，支持逐位注入模式和累積注入模式，支持多種故障類型，并且DUT接口靈活，使用方便。