一種用于多存儲(chǔ)芯片測(cè)試的方法

基本信息

申請(qǐng)?zhí)?/td> CN201910150254.4 申請(qǐng)日 -
公開（公告）號(hào) CN109920467A 公開（公告）日 2019-06-21
申請(qǐng)公布號(hào) CN109920467A 申請(qǐng)公布日 2019-06-21
分類號(hào) G11C29/10（2006.01）I; G11C29/56（2006.01）I 分類 信息存儲(chǔ);
發(fā)明人 奚留華; 張凱虹; 徐德生; 常艷昭; 蘇洋 申請(qǐng)（專利權(quán)）人 無(wú)錫中微騰芯電子有限公司
代理機(jī)構(gòu) 無(wú)錫市大為專利商標(biāo)事務(wù)所（普通合伙） 代理人 無(wú)錫中微騰芯電子有限公司
地址 214035 江蘇省無(wú)錫市新吳區(qū)長(zhǎng)江路21號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及集成電路測(cè)試技術(shù)領(lǐng)域，具體公開了一種用于多存儲(chǔ)芯片測(cè)試的方法，其中，所述用于多存儲(chǔ)芯片測(cè)試的方法包括：根據(jù)ATE測(cè)試系統(tǒng)建立存儲(chǔ)刷新方式；根據(jù)所述存儲(chǔ)刷新方式，以同一功能碼結(jié)合多個(gè)輸入交流參數(shù)實(shí)現(xiàn)并行輸入測(cè)試；根據(jù)所述存儲(chǔ)刷新方式，以同一功能碼結(jié)合多個(gè)輸出交流參數(shù)實(shí)現(xiàn)并行輸出測(cè)試。本發(fā)明提供的用于多存儲(chǔ)芯片測(cè)試的方法很好地實(shí)現(xiàn)了疊層大容量存儲(chǔ)器的高效測(cè)試，縮減了測(cè)試時(shí)間。