一種用于3D-SIP芯片測試的裝置及系統(tǒng)
基本信息
申請?zhí)?/td> | CN201920040342.4 | 申請日 | - |
公開(公告)號 | CN210166464U | 公開(公告)日 | 2020-03-20 |
申請公布號 | CN210166464U | 申請公布日 | 2020-03-20 |
分類號 | G01R31/28 | 分類 | 測量;測試; |
發(fā)明人 | 張凱虹;徐德生;奚留華;武乾文 | 申請(專利權(quán))人 | 無錫中微騰芯電子有限公司 |
代理機構(gòu) | 無錫市大為專利商標事務(wù)所(普通合伙) | 代理人 | 無錫中微騰芯電子有限公司 |
地址 | 214035 江蘇省無錫市新吳區(qū)長江路21號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本實用新型涉及集成電路測試技術(shù)領(lǐng)域,具體公開了一種用于3D?SIP芯片測試的裝置,其中,用于3D?SIP芯片測試的裝置包括:主控板和實驗板,主控板與實驗板通信連接,主控板上設(shè)置有處理器,實驗板上設(shè)置有多層電路板,多層電路板與處理器連接,處理器能夠與上位機通信連接,多層電路板用于安裝待測試的3D?SIP多層集成電路芯片,處理器能夠在上位機的控制指令下控制多層電路板上的3D?SIP多層集成電路芯片進行測試,并能夠?qū)?D?SIP多層集成電路芯片的測試結(jié)果反饋至上位機。本實用新型還公開了一種用于3D?SIP芯片測試的系統(tǒng)。本實用新型提供的用于3D?SIP芯片測試的裝置實現(xiàn)了對多層堆疊芯片的測試,且具有結(jié)構(gòu)簡測試效率高的優(yōu)勢。 |
