一種用于3D-SiP芯片測試向量壓縮的方法及系統(tǒng)

基本信息

申請?zhí)?/td> CN201910086847.9 申請日 -
公開（公告）號 CN109709473B 公開（公告）日 2021-05-28
申請公布號 CN109709473B 申請公布日 2021-05-28
分類號 G01R31/28(2006.01)I 分類 -
發(fā)明人 奚留華;張凱虹;徐德生;武乾文 申請（專利權(quán)）人 無錫中微騰芯電子有限公司
代理機(jī)構(gòu) 無錫市大為專利商標(biāo)事務(wù)所（普通合伙） 代理人 殷紅梅;陳麗麗
地址 214035江蘇省無錫市新吳區(qū)長江路21號
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及集成電路測試技術(shù)領(lǐng)域，具體公開了一種用于3D?SiP芯片測試向量壓縮的方法，其中，所述用于3D?SiP芯片測試向量壓縮的方法包括：搜索待壓縮的測試向量的路徑；加載待壓縮的測試向量；將待壓縮的測試向量進(jìn)行模式轉(zhuǎn)換以得到壓縮后的測試向量。本發(fā)明還公開了一種用于3D?SiP芯片測試向量壓縮的系統(tǒng)。本發(fā)明提供的用于3D?SiP芯片測試向量壓縮的方法使得壓縮后的測試向量相比待壓縮的測試向量壓縮比達(dá)到50%，能夠很大程度節(jié)省ATE中測試向量的空間。??