一種多層堆疊的3D-SIP芯片測試方法

基本信息

申請?zhí)?/td> CN201910024235.7 申請日 -
公開（公告）號 CN109596974A 公開（公告）日 2019-04-09
申請公布號 CN109596974A 申請公布日 2019-04-09
分類號 G01R31/28（2006.01）I 分類 測量；測試;
發(fā)明人 張凱虹; 徐德生; 奚留華; 武乾文 申請（專利權(quán)）人 無錫中微騰芯電子有限公司
代理機構(gòu) 無錫市大為專利商標事務(wù)所（普通合伙） 代理人 無錫中微騰芯電子有限公司
地址 214035 江蘇省無錫市新吳區(qū)長江路21號
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及集成電路測試技術(shù)領(lǐng)域，具體公開了一種多層堆疊的3D?SIP芯片測試方法，其中，所述3D?SIP芯片測試方法包括：獲取故障代碼自定義表；加載測試程序至芯片測試裝置；根據(jù)故障代碼自定義表并結(jié)合測試程序?qū)Χ鄬蛹呻娐沸酒M行功能測試；其中，所述芯片測試裝置用于執(zhí)行測試程序以及用于安裝所述多層集成電路芯片。本發(fā)明提供的多層堆疊的3D?SIP芯片測試方法實現(xiàn)了對多層集成電路芯片進行功能自動測試，且省去了管腳數(shù)量多、開發(fā)程序復雜的麻煩，還可以多次測試，靈活應(yīng)用，實現(xiàn)了100%的功能測試。