一種數(shù)據(jù)累加方法、處理器、電子設(shè)備及可讀介質(zhì)
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110684941.1 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN113419702A | 公開（公告）日 | 2021-09-21 |
| 申請(qǐng)公布號(hào) | CN113419702A | 申請(qǐng)公布日 | 2021-09-21 |
| 分類號(hào) | G06F7/50（2006.01）I;G06N3/04（2006.01）I;G06N3/063（2006.01）I | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 孫錦鴻;陳強(qiáng);錢會(huì)丹 | 申請(qǐng)（專利權(quán)）人 | 安謀科技（中國）有限公司 |
| 代理機(jī)構(gòu) | 上海華誠知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 肖華 |
| 地址 | 200233上海市閔行區(qū)田林路1016號(hào)科技綠洲三期11號(hào)樓 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本申請(qǐng)涉及數(shù)據(jù)處理領(lǐng)域，公開了一種數(shù)據(jù)累加方法、處理器、電子設(shè)備及可讀介質(zhì)。其中，數(shù)據(jù)累加方法應(yīng)用于處理器，處理器包括累加單元、存儲(chǔ)器和控制單元；并且方法包括：累加單元將第N?1輪累加得到的累加數(shù)據(jù)與第N輪累加所需的第一計(jì)算數(shù)據(jù)進(jìn)行累加，并將得到的第N輪累加數(shù)據(jù)存入存儲(chǔ)器中；控制單元在存儲(chǔ)器獲取到第N輪累加數(shù)據(jù)之后，從存儲(chǔ)器獲取第N輪累加數(shù)據(jù)并發(fā)送至累加單元；累加單元將接收到的第N輪累加數(shù)據(jù)與第N+1輪累加所需的第二計(jì)算數(shù)據(jù)進(jìn)行累加，并將得到的第N+1輪累加數(shù)據(jù)存入存儲(chǔ)器中；本申請(qǐng)?zhí)峁┑臄?shù)據(jù)累加方法能夠有效避免計(jì)算單元有很長(zhǎng)一段時(shí)間處于等待狀態(tài)的情況；能夠有效加快計(jì)算速度，提高總體計(jì)算效率。 |
