一種DDR3 PHY SSTL15輸出驅(qū)動電路

基本信息

申請?zhí)?/td> CN201410589755.X 申請日 -
公開（公告）號 CN104333369A 公開（公告）日 2015-02-04
申請公布號 CN104333369A 申請公布日 2015-02-04
分類號 H03K19/094(2006.01)I;H03K19/20(2006.01)I 分類 基本電子電路;
發(fā)明人 李楠;田學(xué)紅;李仕勝;李仕熾;張海霞;董曉軍 申請（專利權(quán)）人 北京芯詣世紀(jì)科技有限公司
代理機構(gòu) 北京匯思誠業(yè)知識產(chǎn)權(quán)代理有限公司 代理人 北京芯詣世紀(jì)科技有限公司
地址 100085 北京市海淀區(qū)學(xué)清路9號匯智大廈B307
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種DDR3?PHY?SSTL15輸出驅(qū)動電路，所述輸出驅(qū)動電路包括：至少一個輸出模塊，各個所述輸出模塊并行連接；其中，每個所述輸出模塊包括：前驅(qū)動電路和后驅(qū)動電路；前驅(qū)動電路包括：六個非門、四個與非門、兩個多選一電路、n個第一輸出轉(zhuǎn)換電路和n個第二輸出轉(zhuǎn)換電路，后驅(qū)動電路包括：n個NMOS組、n個PMOS組和兩個二極管。本發(fā)明提供的DDR3?PHY?SSTL15輸出驅(qū)動電路實現(xiàn)了能夠輸出DDR3?PHY?SSTL15的待發(fā)送數(shù)據(jù)。并且能夠分別處于發(fā)送狀態(tài)和接收狀態(tài)，處于發(fā)送狀態(tài)時通過前驅(qū)動電路輸出待發(fā)送數(shù)據(jù)，處于接收狀態(tài)時后驅(qū)動電路輸出高阻狀態(tài)用于阻抗匹配。