一種DRAM列選擇驅(qū)動(dòng)電路及其降低漏電的方法

基本信息

申請(qǐng)?zhí)?/td> CN201910508450.4 申請(qǐng)日 -
公開（公告）號(hào) CN110211615A 公開（公告）日 2019-09-06
申請(qǐng)公布號(hào) CN110211615A 申請(qǐng)公布日 2019-09-06
分類號(hào) G11C11/4094（2006.01）I; G11C11/4074（2006.01）I; G11C11/4078（2006.01）I 分類 信息存儲(chǔ);
發(fā)明人 杜艷強(qiáng); 吳君; 張學(xué)淵; 朱光偉 申請(qǐng)（專利權(quán)）人 蘇州匯峰微電子有限公司
代理機(jī)構(gòu) 蘇州廣恒知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 蘇州匯峰微電子有限公司
地址 215000 江蘇省蘇州市蘇州工業(yè)園區(qū)金雞湖大道1355號(hào)國際科技園三期9樓A3–A6
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種DRAM列選擇驅(qū)動(dòng)電路，包括列選擇驅(qū)動(dòng)模塊和電源控制模塊，所述的電源控制模塊的輸出與多個(gè)所述的列選擇驅(qū)動(dòng)模塊的電源輸入相連，其中，所述的列選擇驅(qū)動(dòng)模塊包括相連接的列地址選擇電路和輸出驅(qū)動(dòng)電路。通過上述方式，本發(fā)明提供的DRAM列選擇驅(qū)動(dòng)電路及其降低漏電的方法，電路結(jié)構(gòu)簡(jiǎn)單，設(shè)計(jì)合理，能夠有效地降低DRAM列選擇驅(qū)動(dòng)電路在待機(jī)模式下的漏電，通過控制待機(jī)模式下的輸出驅(qū)動(dòng)電路的第一電源電壓vss_col和第二電源電壓vdd_col，來消除輸出驅(qū)動(dòng)電路里的晶體管的源漏兩端的跨壓，從而達(dá)到降低其漏電電流的目的。