減小深度休眠模式下LPDRAM的靜態(tài)功耗電路

基本信息

申請?zhí)?/td> CN201920881746.6 申請日 -
公開（公告）號 CN209804269U 公開（公告）日 2019-12-17
申請公布號 CN209804269U 申請公布日 2019-12-17
分類號 G11C11/4074（2006.01） 分類 信息存儲;
發(fā)明人 吳君; 杜艷強(qiáng); 張學(xué)淵; 朱光偉 申請（專利權(quán)）人 蘇州匯峰微電子有限公司
代理機(jī)構(gòu) 蘇州廣正知識產(chǎn)權(quán)代理有限公司 代理人 蘇州匯峰微電子有限公司
地址 215000 江蘇省蘇州市蘇州工業(yè)園區(qū)金雞湖大道1355號國際科技園三期9樓A3–A6
法律狀態(tài) -

摘要

摘要 本實(shí)用新型公開了一種減小深度休眠模式下LPDRAM的靜態(tài)功耗電路，包括LPDRAM的第一門控電路、第二門控電路和命令控制模塊，所述的第一門控電路產(chǎn)生內(nèi)部第一核心電源VDD1I，所述的第二門控電路分別產(chǎn)生內(nèi)部第二核心電源VDD2I和數(shù)據(jù)I/O驅(qū)動電路電源VDDQI，所述的命令控制模塊產(chǎn)生深度休眠使能信號DPD。通過上述方式，本實(shí)用新型提供的減小深度休眠模式下LPDRAM的靜態(tài)功耗電路，采用兩種電源門控電路，可以在深度休眠模式下關(guān)掉絕大部分使用內(nèi)部第一核心電源和內(nèi)部第二核心電源的器件，減少整個LPDRAM的靜態(tài)漏電流。