一種DRAM全局字線驅(qū)動(dòng)電路

基本信息

申請(qǐng)?zhí)?/td> CN201920881743.2 申請(qǐng)日 -
公開（公告）號(hào) CN209747134U 公開（公告）日 2019-12-06
申請(qǐng)公布號(hào) CN209747134U 申請(qǐng)公布日 2019-12-06
分類號(hào) G11C11/408（2006.01） 分類 信息存儲(chǔ);
發(fā)明人 杜艷強(qiáng); 吳君; 張學(xué)淵; 朱光偉 申請(qǐng)（專利權(quán)）人 蘇州匯峰微電子有限公司
代理機(jī)構(gòu) 蘇州廣正知識(shí)產(chǎn)權(quán)代理有限公司 代理人 蘇州匯峰微電子有限公司
地址 215000 江蘇省蘇州市蘇州工業(yè)園區(qū)金雞湖大道1355號(hào)國(guó)際科技園三期9樓A3–A6
法律狀態(tài) -

摘要

摘要 本實(shí)用新型公開了一種DRAM全局字線驅(qū)動(dòng)電路，包括全局字線驅(qū)動(dòng)模塊和電源切換模塊，所述的電源切換模塊的輸出與多個(gè)所述的全局字線驅(qū)動(dòng)模塊的電源輸入相連，其中，所述的全局字線驅(qū)動(dòng)模塊包括依次連接用于驅(qū)動(dòng)全局字線的地址選擇下拉電路、預(yù)充電鎖存電路和全局字線輸出驅(qū)動(dòng)電路。通過上述方式，本實(shí)用新型提供的DRAM全局字線驅(qū)動(dòng)電路，結(jié)構(gòu)簡(jiǎn)單，設(shè)計(jì)合理，能夠有效地降低DRAM全局字線驅(qū)動(dòng)電路在待機(jī)模式下的漏電，通過降低待機(jī)模式下的全局字線驅(qū)動(dòng)電路的電源電壓，來減小其晶體管源漏兩端跨壓，增大PMOS晶體管的閾值電壓的絕對(duì)值，從而達(dá)到減小其漏電電流的目的。