基于FPGA的多級(jí)混音系統(tǒng)

基本信息

申請(qǐng)?zhí)?/td> CN201210286038.0 申請(qǐng)日 -
公開（公告）號(hào) CN102857856A 公開（公告）日 2013-01-02
申請(qǐng)公布號(hào) CN102857856A 申請(qǐng)公布日 2013-01-02
分類號(hào) H04S3/00(2006.01)I 分類 電通信技術(shù);
發(fā)明人 趙凡 申請(qǐng)（專利權(quán)）人 杭州聯(lián)匯云晟科技有限公司
代理機(jī)構(gòu) 杭州杭誠專利事務(wù)所有限公司 代理人 王江成
地址 310056 浙江省杭州市濱江區(qū)長河街道秋溢路399號(hào)3號(hào)樓301室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于FPGA的多級(jí)混音系統(tǒng)，旨在提供一種結(jié)構(gòu)簡單的新式混音系統(tǒng)。本發(fā)明包括TDM合成模塊、多級(jí)混音控制模塊和TDM分解模塊。多級(jí)混音控制模塊包括第一級(jí)處理模塊、第二級(jí)處理模塊和第三級(jí)處理模塊。兩個(gè)第一級(jí)處理模塊通過第二級(jí)處理模塊連接第三級(jí)處理模塊，余下的一個(gè)第一級(jí)處理模塊直接連接第三級(jí)處理模塊。本發(fā)明采用FPGA芯片實(shí)現(xiàn)超大容量數(shù)字音頻的混合，作為系統(tǒng)前級(jí)處理后輸入DSP既實(shí)現(xiàn)了大規(guī)模大容量的音頻混音又避免了多臺(tái)設(shè)備級(jí)聯(lián)造成的系統(tǒng)冗余，節(jié)約成本。本發(fā)明適用于有較多輸入通道的音頻處理系統(tǒng)。