一種適用于流應(yīng)用多核處理器的存儲(chǔ)管理方法

基本信息

申請(qǐng)?zhí)?/td> CN201210524047.9 申請(qǐng)日 -
公開（公告）號(hào) CN103034615A 公開（公告）日 2013-04-10
申請(qǐng)公布號(hào) CN103034615A 申請(qǐng)公布日 2013-04-10
分類號(hào) G06F15/167(2006.01)I;G06F9/48(2006.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 俞政;張家杰;虞志益;阿克塞爾·詹奇;魯中海 申請(qǐng)（專利權(quán)）人 無錫美森微電子科技有限公司
代理機(jī)構(gòu) 北京中恒高博知識(shí)產(chǎn)權(quán)代理有限公司 代理人 無錫美森微電子科技有限公司
地址 214131 江蘇省無錫市濱湖區(qū)高浪東路999號(hào)A2樓201室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種適用于流應(yīng)用多核處理器的存儲(chǔ)管理方法，主要包括：每個(gè)網(wǎng)絡(luò)節(jié)點(diǎn)的存儲(chǔ)管理部件DME，對(duì)相應(yīng)網(wǎng)絡(luò)節(jié)點(diǎn)的程序運(yùn)行時(shí)間和訪存參數(shù)的相應(yīng)數(shù)據(jù)進(jìn)行收集；所述存儲(chǔ)管理部件DME，將收集所得相應(yīng)數(shù)據(jù)進(jìn)行打包，并通過片上網(wǎng)絡(luò)匯總到主控制處理器；所述主控制處理器對(duì)各網(wǎng)絡(luò)節(jié)點(diǎn)的程序運(yùn)行時(shí)間和訪存參數(shù)的相應(yīng)數(shù)據(jù)進(jìn)行統(tǒng)一處理；該訪存參數(shù)包括訪存模型和訪存開銷。本發(fā)明所述適用于流應(yīng)用多核處理器的存儲(chǔ)管理方法，可以克服現(xiàn)有技術(shù)中訪存開銷大、空間分配平衡性差和系統(tǒng)應(yīng)用性能差等缺陷，以實(shí)現(xiàn)訪存開銷小、空間分配平衡性好和系統(tǒng)應(yīng)用性能好的優(yōu)點(diǎn)。