一種基于FPGA的多協(xié)議高速偽隨機(jī)信號(hào)回環(huán)測(cè)試系統(tǒng)

基本信息

申請(qǐng)?zhí)?/td> CN201911215998.6 申請(qǐng)日 -
公開（公告）號(hào) CN111010241B 公開（公告）日 2021-12-14
申請(qǐng)公布號(hào) CN111010241B 申請(qǐng)公布日 2021-12-14
分類號(hào) H04B17/00（2015.01）I;H04L12/26（2006.01）I 分類 電通信技術(shù);
發(fā)明人 程知群;尉倞浩;劉國(guó)華;田剛 申請(qǐng)（專利權(quán)）人 杭州電子科技大學(xué)富陽(yáng)電子信息研究院有限公司
代理機(jī)構(gòu) 杭州昱呈專利代理事務(wù)所（普通合伙） 代理人 雷仕榮
地址 311400浙江省杭州市富陽(yáng)區(qū)銀湖街道富閑路9號(hào)銀湖創(chuàng)新中心6號(hào)9層937室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于FPGA的多協(xié)議高速偽隨機(jī)信號(hào)回環(huán)測(cè)試系統(tǒng)，包括FPGA部分和上位機(jī)部分，F(xiàn)PGA部分與上位機(jī)部分通過(guò)USB接口連接，F(xiàn)PGA部分包括FPGA芯片、兩個(gè)四通道小型光纖可插拔收發(fā)器、八個(gè)單通道光纖可插拔收發(fā)器、雙通道的USB芯片和可編程晶振；所述上位機(jī)部分包括流速控制模塊、隨機(jī)數(shù)種子生成模塊、數(shù)據(jù)流流向定義模塊、可編程晶振控制模塊、速率誤碼率計(jì)算模塊、數(shù)據(jù)流協(xié)議重定義模塊、USB數(shù)據(jù)組幀模塊、USB數(shù)據(jù)解幀模塊、USB驅(qū)動(dòng)和圖形用戶界面顯示模塊。本發(fā)明提供三種不同回環(huán)測(cè)試模式，以滿足不同被測(cè)系統(tǒng)需求，在高速通信系統(tǒng)的性能測(cè)試中具有很高的應(yīng)用價(jià)值。