一種在位線結(jié)構(gòu)中設(shè)置有傳輸門(mén)的SRAM及存取提升方法

基本信息

申請(qǐng)?zhí)?/td> CN202011469195.6 申請(qǐng)日 -
公開(kāi)(公告)號(hào) CN112579002A 公開(kāi)(公告)日 2021-03-30
申請(qǐng)公布號(hào) CN112579002A 申請(qǐng)公布日 2021-03-30
分類(lèi)號(hào) G06F3/06(2006.01)I 分類(lèi) 計(jì)算;推算;計(jì)數(shù);
發(fā)明人 程旭;王傳政;喻明艷;韓曉磊 申請(qǐng)(專(zhuān)利權(quán))人 北京北大眾志微系統(tǒng)科技有限責(zé)任公司
代理機(jī)構(gòu) 北京科迪生專(zhuān)利代理有限責(zé)任公司 代理人 張乾楨
地址 100080北京市海淀區(qū)中關(guān)村北大街號(hào)燕園大廈11層
法律狀態(tài) -

摘要

摘要 本發(fā)明提出一種在位線結(jié)構(gòu)中設(shè)置有傳輸門(mén)的SRAM及存取提升方法,該SRAM包括:多個(gè)存儲(chǔ)單元,組成存儲(chǔ)陣列;每個(gè)個(gè)存儲(chǔ)單元包括外圍驅(qū)動(dòng)電路,字線WL、鎖存器,以及位線;所述位線包括位線BL、和位線其中,在位線的預(yù)定位置處插入一個(gè)雙向傳輸門(mén),以所述雙向傳輸門(mén)為節(jié)點(diǎn),將位線截為兩段,使得靠近讀出放大器一側(cè)位線寄生RC降低,提升存取速度。??