證券期貨領(lǐng)域Fpga與計算機之間的DMA傳輸系統(tǒng)和方法
基本信息
| 申請?zhí)?/td> | CN202010973982.8 | 申請日 | - |
| 公開（公告）號 | CN112115081A | 公開（公告）日 | 2020-12-22 |
| 申請公布號 | CN112115081A | 申請公布日 | 2020-12-22 |
| 分類號 | G06F13/28(2006.01)I | 分類 | 計算；推算；計數(shù); |
| 發(fā)明人 | 秦軼軒;王松華;朱志文 | 申請（專利權(quán)）人 | 南京艾科朗克信息科技有限公司 |
| 代理機構(gòu) | 南京源古知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 南京艾科朗克信息科技有限公司 |
| 地址 | 210014江蘇省南京市秦淮區(qū)永豐大道8號白下高新區(qū)3號樓B幢101 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明屬于證券金融領(lǐng)域，涉及證券期貨領(lǐng)域Fpga與計算機之前的傳輸系統(tǒng)和方法。券領(lǐng)域Fpga與計算機之間的DMA傳輸系統(tǒng)，包括：PIO引擎，DMA引擎，DMA組包模塊，DMA解包模塊，仲裁模塊、寄存器模塊以及PCIE IP核。在DMA組包模塊中，如果有效字節(jié)數(shù)低于特定長度，則進(jìn)行補零操作補充到特定長度，如果有效字節(jié)數(shù)大于特定長度，則進(jìn)行分割操作，分割成多個特定報文長度的報文，特定長度設(shè)定成128字節(jié)的倍數(shù)，地址從4K邊界開始。本發(fā)明還提供了證券領(lǐng)域Fpga與計算機之間的低延遲傳輸系統(tǒng)的傳輸方法，本發(fā)明提供的證券期貨領(lǐng)域FPGA與計算機之間的dma傳輸系統(tǒng)和方法省去三次交互，數(shù)據(jù)直接進(jìn)行傳輸，減少了延遲。?? |
