減小霍爾集成電路失調(diào)電壓方法及其裝置
基本信息
申請?zhí)?/td> | CN200710039676.1 | 申請日 | - |
公開(公告)號 | CN101290946A | 公開(公告)日 | 2008-10-22 |
申請公布號 | CN101290946A | 申請公布日 | 2008-10-22 |
分類號 | H01L27/22(2006.01) | 分類 | 基本電氣元件; |
發(fā)明人 | 管慧;陳俊 | 申請(專利權(quán))人 | 無錫博賽半導(dǎo)體技術(shù)有限公司 |
代理機構(gòu) | 上海東方易知識產(chǎn)權(quán)事務(wù)所 | 代理人 | 沈原 |
地址 | 201108上海市閔行區(qū)光華路728號4幢2樓28室 | ||
法律狀態(tài) | - |
摘要
摘要 | 一種減小霍爾集成電路失調(diào)電壓方法,是將霍爾單元陣列位于芯片中心部分,其他為霍爾單元服務(wù)的電路器件置于霍爾單元陣列的周圍,并將霍爾單元并聯(lián)聯(lián)接,每個霍爾單元周邊被重摻雜所形成的隔離帶和外延層所包圍。所涉及的裝置包括一半導(dǎo)體P型基層襯底,以及在半導(dǎo)體P型基層襯底上生長輕摻雜的半導(dǎo)體N型外延層。在半導(dǎo)體N型外延層上還置有被重摻雜的半導(dǎo)體P型隔離帶,該隔離帶將半導(dǎo)體N型外延層分割成至少三塊孤立的霍爾單元,且霍爾單元呈中心對稱排列的陣列。本發(fā)明可使得霍爾器件受芯片邊緣的應(yīng)力和壓力等的影響趨于一致,使得霍爾單元失調(diào)電壓受霍爾單元周圍的其它器件影響更小,并使霍爾單元受制造工藝的偏差影響趨于一致,匹配性更好。 |
