功率MOS器件及工藝方法

基本信息

申請(qǐng)?zhí)?/td> CN202010213223.1 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN113451404A 公開(kāi)（公告）日 2021-09-28
申請(qǐng)公布號(hào) CN113451404A 申請(qǐng)公布日 2021-09-28
分類號(hào) H01L29/78（2006.01）I;H01L21/336（2006.01）I;H01L21/265（2006.01）I 分類 基本電氣元件;
發(fā)明人 曹功勛;仵嘉;張敏 申請(qǐng)（專利權(quán)）人 芯合電子（上海）有限公司
代理機(jī)構(gòu) 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 代理人 焦健
地址 201206上海市浦東新區(qū)金滬路1270號(hào)1幢218室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種功率MOS器件，在外延層中包含有MOS器件的源區(qū)、漏區(qū)以及體注入?yún)^(qū)，外延層表面包含有由柵氧化層和多晶硅柵極組成的柵極結(jié)構(gòu)，體注入?yún)^(qū)中還包含有重?fù)诫s區(qū)用于將體注入?yún)^(qū)進(jìn)行接觸引出，所述MOS器件的源區(qū)中，還包含有氬離子注入形成的缺陷層。氬離子注入形成的缺陷層能降低MOS器件中寄生三極管的發(fā)射極的發(fā)射效率，進(jìn)而進(jìn)一步降低MOS器件寄生三極管開(kāi)啟風(fēng)險(xiǎn)，最終實(shí)現(xiàn)MOSFET的UIS能力及器件可靠性進(jìn)一步提升。本發(fā)明還公開(kāi)了所述MOS器件的工藝方法，僅在源區(qū)形成之后增加一步氬離子注入，工藝簡(jiǎn)單易于實(shí)施。