一種高速差分信號(hào)端口阻抗與傳輸線阻抗一致性控制方法

基本信息

申請(qǐng)?zhí)?/td> CN201711131835.0 申請(qǐng)日 -
公開（公告）號(hào) CN107729280A 公開（公告）日 2018-02-23
申請(qǐng)公布號(hào) CN107729280A 申請(qǐng)公布日 2018-02-23
分類號(hào) G06F13/40;G06F13/42 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 宋逸駿;杜澤岳;浦振宇;戴海云;肖鑫 申請(qǐng)（專利權(quán)）人 無錫軍安電子科技有限公司
代理機(jī)構(gòu) 北京品源專利代理有限公司 代理人 無錫軍安電子科技有限公司;無錫市同步電子科技有限公司
地址 214028 江蘇省無錫市無錫清源路18號(hào)太湖國際科技園傳感網(wǎng)大學(xué)科技園530大廈C207-4號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開一種高速差分信號(hào)端口阻抗與傳輸線阻抗一致性控制方法，該方法對(duì)通道過孔逐級(jí)遞增優(yōu)化，從增大過孔反焊盤，減小過孔焊盤，動(dòng)態(tài)調(diào)整過孔孔徑，到去除非功能焊盤，通過仿真模擬，再從高速串行通道AC耦合電容參考平面角度衡量信號(hào)質(zhì)量，進(jìn)行AC耦合電容Pad次表面掏空，確保高速串行通道阻抗一致性，降低因阻抗不匹配所帶來的信號(hào)完整性問題。本發(fā)明通過仿真與實(shí)測逐級(jí)優(yōu)化，最大程度確保了高速串行通道阻抗一致性，降低因阻抗不匹配所帶來的反射影響，從而保證接收器接收正確的碼型，增加時(shí)序裕量，減小抖動(dòng)。