一種FPGA片間高位寬數(shù)據(jù)傳輸?shù)姆椒把b置
基本信息
| 申請(qǐng)?zhí)?/td> | CN201710725378.1 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN109426636B | 公開（公告）日 | 2021-10-01 |
| 申請(qǐng)公布號(hào) | CN109426636B | 申請(qǐng)公布日 | 2021-10-01 |
| 分類號(hào) | G06F13/40（2006.01）I | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 馮曉海;盛武斌;徐宏毅 | 申請(qǐng)（專利權(quán)）人 | 深圳市中興微電子技術(shù)有限公司 |
| 代理機(jī)構(gòu) | 北京天昊聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 姜春咸;馮建基 |
| 地址 | 518055廣東省深圳市南山區(qū)西麗街道留仙大道中興工業(yè)園 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本文公布了一種FPGA片間高位寬數(shù)據(jù)傳輸?shù)姆椒把b置，包括：將第一片F(xiàn)PGA中待發(fā)送的并行數(shù)據(jù)與控制碼字打包組成數(shù)據(jù)子幀并寫入TX_RAM陣列中，所述TX_RAM陣列中的TX_RAM行數(shù)與當(dāng)前SERDES的線速率、PCS接口數(shù)據(jù)位寬相匹配；將所述TX_RAM陣列中的數(shù)據(jù)子幀以列為單位按照TDM方式分時(shí)按行順序輸出；通過BIP處理將所述按行順序輸出的數(shù)據(jù)中控制碼字更換為上一子幀的BIP校驗(yàn)碼字；將所述BIP處理后的數(shù)據(jù)送入SERDES，以便SERDES并串轉(zhuǎn)換之后送到第二片F(xiàn)PGA。本申請(qǐng)至少能夠通過同一組幀裝置適用多種SERDES線速率。 |
