一種基于FPGA的多路AXI總線的控制方法
基本信息
| 申請?zhí)?/td> | CN202010653912.4 | 申請日 | - |
| 公開（公告）號 | CN111814680A | 公開（公告）日 | 2020-10-23 |
| 申請公布號 | CN111814680A | 申請公布日 | 2020-10-23 |
| 分類號 | G06K9/00(2006.01)I;G06F13/24(2006.01)I | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 江超 | 申請（專利權(quán)）人 | 上海雪湖科技有限公司 |
| 代理機(jī)構(gòu) | 上海浙晟知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 上海雪湖科技有限公司 |
| 地址 | 200050上海市長寧區(qū)長寧路999號6樓6275室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種基于FPGA的多路AXI總線的控制方法，整個架構(gòu)采用4根AXI總線和DDR產(chǎn)生數(shù)據(jù)交互，第一根AXI總線部署目標(biāo)檢測算法，主要包括圖片數(shù)據(jù)，卷積計(jì)算模塊和量化模塊；第二根AXI總線主要用來傳輸對應(yīng)的權(quán)重?cái)?shù)據(jù)，2D網(wǎng)絡(luò)最終的計(jì)算結(jié)果通過第一根和第二根AXI總線寫回DDR，第三根AXI總線主要部署激光點(diǎn)云網(wǎng)絡(luò)，3D網(wǎng)絡(luò)的計(jì)算結(jié)果通過第三根AXI總線寫回DDR，這部分結(jié)果作為2D網(wǎng)絡(luò)的輸入；第四根總線主要部署3D網(wǎng)絡(luò)的一些前向計(jì)算，最終的結(jié)果由第四根DDR總線寫回DDR內(nèi)存，并且這部分?jǐn)?shù)據(jù)作為3D網(wǎng)絡(luò)的輸入。本發(fā)明不需要過多花費(fèi)資源和損失算法精度的情況下，降低了整個FPGA的時延并且提高了幀率，滿足了相應(yīng)的場景實(shí)際需求。?? |
