一種基于非極大值抑制算法的FPGA加速方法

基本信息

申請?zhí)?/td> CN202110017657.9 申請日 -
公開（公告）號 CN112749011A 公開（公告）日 2021-05-04
申請公布號 CN112749011A 申請公布日 2021-05-04
分類號 G06F9/50;G06F5/06;G06F15/78 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 楊曉成 申請（專利權(quán)）人 上海雪湖科技有限公司
代理機(jī)構(gòu) 上海浙晟知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 楊小雙
地址 200050 上海市長寧區(qū)長寧路999號6樓6275室
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及到點(diǎn)云網(wǎng)絡(luò)技術(shù)領(lǐng)域，尤其涉及到一種基于非極大值抑制算法的FPGA加速方法，采用該發(fā)明的加速方案，在整個(gè)閉環(huán)過程中可以實(shí)現(xiàn)對任務(wù)進(jìn)行分層處理，由于不同層級之間計(jì)算互不干擾，有序執(zhí)行而且因?yàn)镕PGA的資源可配置性高，而且采用并行流水計(jì)算的方式，相比CPU更為適合來處理這種堵塞的閉環(huán)算法，提高了整個(gè)NMS算法的輸出幀率，在較少資源的使用的同時(shí)達(dá)到了很高的計(jì)算效率。