一種半導體器件電連接結構及其制造方法
基本信息
申請?zhí)?/td> | CN201710377940.6 | 申請日 | - |
公開(公告)號 | CN107275310B | 公開(公告)日 | 2020-01-03 |
申請公布號 | CN107275310B | 申請公布日 | 2020-01-03 |
分類號 | H01L23/528;H01L21/768 | 分類 | 基本電氣元件; |
發(fā)明人 | 周志健;朱二輝;陳磊;楊力建;于洋;鄺國華 | 申請(專利權)人 | 廣東合微集成電路技術有限公司 |
代理機構 | 廣東莞信律師事務所 | 代理人 | 廣東合微集成電路技術有限公司 |
地址 | 523808 廣東省東莞市松山湖新竹路總部一號6棟5樓 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明涉及一種半導體器件電連接結構及其制造方法。所述的半導體器件電連接結構由頂層半導體材料、絕緣層和襯底半導體材料構成;絕緣層位于頂層半導體材料和襯底半導體材料之間;頂層半導體材料和襯底半導體材料為反相摻雜;在頂層半導體材料上設有摻雜區(qū);通過摻雜區(qū)設有與襯底半導體材料連通的電連接孔;電連接孔內(nèi)設有電連接層;襯底半導體材料上設有電隔離溝槽;被電隔離溝槽包圍的襯底半導體材料與電連接層相連;襯底半導體材料上設電絕緣層;電絕緣層上設有電接觸孔;電接觸孔內(nèi)形成有金屬引腳。本發(fā)明解決了芯片后續(xù)三維(3D)封裝的成本及工藝復雜度高、電連接結構制作工藝先后順序靈活性差或成本高的問題;可用基于絕緣襯底上的硅(SOI)晶圓制作該電連接結構。 |
