一種PCB與IC封裝協(xié)同設(shè)計方法及裝置

基本信息

申請?zhí)?/td> CN201711204389.1 申請日 -
公開（公告）號 CN108038274B 公開（公告）日 2021-08-20
申請公布號 CN108038274B 申請公布日 2021-08-20
分類號 G06F30/39 分類 計算；推算；計數(shù);
發(fā)明人 毛忠宇;蔣學(xué)東;邱醒亞 申請（專利權(quán)）人 深圳市興森快捷電路科技股份有限公司
代理機構(gòu) 廣州嘉權(quán)專利商標事務(wù)所有限公司 代理人 唐致明
地址 518000 廣東省深圳市南山區(qū)深南路科技園工業(yè)廠房25棟1段3層
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種PCB與IC封裝協(xié)同設(shè)計方法，所述方法包括以下步驟：獲取文件SIP_BGA.txt、PCB_BGA.txt、PCBNETLIST.txt、BGA2_data.txt；由SIP_BGA.txt和PCB_BGA.txt生成在SIP與PCB中BGA的網(wǎng)絡(luò)對比文件SIP_VS_PCB_NET.txt；打開PCBNETLIST.txt、SIP_VS_PCB_NET.txt和SIP_BGA.txt文件，將其中BGA的管腳名替換成對應(yīng)SIP中BGA對應(yīng)的管腳名，生成PCB_NEW_NETLIST.txt文件，再在PCB設(shè)計中導(dǎo)入此網(wǎng)表文件。本發(fā)明通過處理SIP及PCB輸出的數(shù)據(jù)，制作網(wǎng)表中間文件，使得SIP與PCB協(xié)同設(shè)計過程中不需要原理圖頻繁介入效率大大提高，對于越復(fù)雜、設(shè)計過程中越需要頻繁交換數(shù)據(jù)的PCB與SIPCO?DESIGN，效果越明顯。