一種降低SRAM睡眠狀態(tài)漏電的電路

基本信息

申請(qǐng)?zhí)?/td> CN202011608334.9 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN112634958A 公開(kāi)（公告）日 2021-04-09
申請(qǐng)公布號(hào) CN112634958A 申請(qǐng)公布日 2021-04-09
分類號(hào) G11C11/417 分類 信息存儲(chǔ);
發(fā)明人 李曉敏;唐小青;王強(qiáng) 申請(qǐng)（專利權(quán)）人 南京低功耗芯片技術(shù)研究院有限公司
代理機(jī)構(gòu) 南京蘇高專利商標(biāo)事務(wù)所（普通合伙） 代理人 柏尚春
地址 210000 江蘇省南京市浦口區(qū)星火路17號(hào)創(chuàng)智大廈B座7樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種降低SRAM睡眠狀態(tài)漏電的電路，包含PVT追蹤模塊和陣列刷新模塊；PVT追蹤模塊，用于追蹤溫度變化和全局工藝偏差，輸出一個(gè)參考電壓值；陣列刷新模塊，用于根據(jù)PVT追蹤電路的輸出參考電壓值，動(dòng)態(tài)調(diào)節(jié)SRAM存儲(chǔ)陣列的供電電壓。本發(fā)明用一串連接的MOS管對(duì)電源電壓進(jìn)行分壓，以多個(gè)分壓點(diǎn)處的電壓值作為參考值，給數(shù)據(jù)保持的復(fù)制單元進(jìn)行供電，從而追蹤不同PVT條件下合適的翻轉(zhuǎn)點(diǎn)電壓；同時(shí)，陣列采用交替的供電方式，使其在睡眠狀態(tài)下能夠在極低保持電壓下盡心數(shù)據(jù)保持，從而帶來(lái)更低的陣列漏電。