晶圓級封裝方法以及封裝結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202010673274.2 申請日 -
公開（公告）號 CN113937019A 公開（公告）日 2022-01-14
申請公布號 CN113937019A 申請公布日 2022-01-14
分類號 H01L21/56（2006.01）I;H01L23/31（2006.01）I;H01L23/498（2006.01）I;H01L25/07（2006.01）I;H01L21/60（2006.01）I 分類 基本電氣元件;
發(fā)明人 黃河;劉孟彬;向陽輝 申請（專利權(quán)）人 中芯集成電路（寧波）有限公司上海分公司
代理機(jī)構(gòu) 上海知錦知識產(chǎn)權(quán)代理事務(wù)所（特殊普通合伙） 代理人 高靜
地址 201210上海市浦東新區(qū)中國（上海）自由貿(mào)易試驗(yàn)區(qū)蔡倫路85弄95號1幢3樓C區(qū)309
法律狀態(tài) -

摘要

摘要 一種晶圓級封裝方法以及封裝結(jié)構(gòu)，方法包括：提供形成有多個第一芯片的第一器件晶圓，第一芯片包括相對的第一表面和第二表面，第一表面具有第一互連電極和外接電極；提供多個第二芯片，第二芯片的表面具有第二互連電極；利用鍵合層將第二芯片鍵合于第一表面上，第二互連電極和第一互連電極上下相對，圍成空腔，且第二芯片露出外接電極；在鍵合后，形成填充于空腔中的電鍍互連結(jié)構(gòu)、以及凸出于外接電極表面的電鍍互連凸塊。本發(fā)明在實(shí)現(xiàn)晶圓級封裝的同時，提高封裝效率和封裝可靠性、降低封裝成本。