針對多裸片F(xiàn)PGA的基于時鐘域的網(wǎng)表分割方法

基本信息

申請?zhí)?/td> CN202110428926.0 申請日 -
公開（公告）號 CN113128150A 公開（公告）日 2021-07-16
申請公布號 CN113128150A 申請公布日 2021-07-16
分類號 G06F30/347（2020.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 杜學(xué)軍;惠鋒;虞健;董志丹;劉佩 申請（專利權(quán)）人 無錫中微億芯有限公司
代理機(jī)構(gòu) 無錫華源專利商標(biāo)事務(wù)所（普通合伙） 代理人 過顧佳;聶啟新
地址 214000江蘇省無錫市建筑西路777號B1幢2層
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種針對多裸片F(xiàn)PGA的基于時鐘域的網(wǎng)表分割方法，涉及FPGA技術(shù)領(lǐng)域，該方法根據(jù)用戶輸入網(wǎng)表中各個實(shí)例模塊的信號連接關(guān)系確定各個實(shí)例模塊所屬的時鐘域,根據(jù)預(yù)定算法確定各個時鐘域所對應(yīng)的子網(wǎng)表，并將每個時鐘域內(nèi)的所有實(shí)例模塊分配到對應(yīng)的子網(wǎng)表中，由此分割得到每個FPGA裸片對應(yīng)的子網(wǎng)表可以把同一個時鐘域的實(shí)例模塊盡量分配在同一個子網(wǎng)表，從而可以有效減少關(guān)鍵路徑跨FPGA裸片的情況，從而降低信號時延，使得多裸片F(xiàn)PGA的工作性能更優(yōu)，提升多裸片F(xiàn)PGA實(shí)現(xiàn)的速度。