一種基于時鐘區(qū)域支持分段式可編程時鐘網(wǎng)絡結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN201810014415.2 申請日 -
公開（公告）號 CN108319762A 公開（公告）日 2021-07-06
申請公布號 CN108319762A 申請公布日 2021-07-06
分類號 G06F17/50 分類 計算；推算；計數(shù);
發(fā)明人 徐彥峰;范繼聰;胡凱;張艷飛 申請（專利權(quán)）人 無錫中微億芯有限公司
代理機構(gòu) 南京經(jīng)緯專利商標代理有限公司 代理人 姜慧勤
地址 214072 江蘇省無錫市濱湖區(qū)建筑西路777號B1棟
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于時鐘區(qū)域支持分段式可編程時鐘網(wǎng)絡結(jié)構(gòu)，該時鐘網(wǎng)絡結(jié)構(gòu)包括布線時鐘和分配時鐘，布線時鐘通過可編程特性保證時鐘源到不同時鐘區(qū)域內(nèi)根時鐘節(jié)點的路徑延時相同，從而提供skew幾乎為零的高性能時鐘信號。在垂直方向和水平方向分別有n條布線時鐘和n條分配時鐘穿越每個時鐘區(qū)域，n的值可調(diào)整。布線時鐘連接時鐘輸入端口，將時鐘信號送至時鐘區(qū)域中的時鐘根節(jié)點，然后通過分配時鐘將時鐘信號送至時鐘區(qū)域各處。時鐘區(qū)域內(nèi)部采用魚骨型時鐘網(wǎng)絡結(jié)構(gòu)，每一個葉節(jié)點時鐘通過分配時鐘使能驅(qū)動。本發(fā)明適用于大規(guī)模高性能FPGA，可以提供低偏移高性能的時鐘信號，滿足大規(guī)模FPGA芯片對高性能時鐘的需求。