復(fù)用總線的CPU和FPGA組合電路

基本信息

申請(qǐng)?zhí)?/td> CN201520170644.5 申請(qǐng)日 -
公開（公告）號(hào) CN204790996U 公開（公告）日 2015-11-18
申請(qǐng)公布號(hào) CN204790996U 申請(qǐng)公布日 2015-11-18
分類號(hào) G06F13/40(2006.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 賴兆紅 申請(qǐng)（專利權(quán)）人 北京卓越訊通科技有限公司
代理機(jī)構(gòu) 北京市卓華知識(shí)產(chǎn)權(quán)代理有限公司 代理人 周瑞艷
地址 100102 北京市朝陽(yáng)區(qū)望京科技園利澤中園106號(hào)樓4層405A室
法律狀態(tài) -

摘要

摘要 本實(shí)用新型涉及一種復(fù)用總線的CPU和FPGA組合電路，包括CPU、FPGA和FPGA邏輯存儲(chǔ)芯片，CPU與FPGA之間連接有用于通訊和配置的SPI總線，F(xiàn)PGA與FPGA邏輯存儲(chǔ)芯片之間通過SPI總線連接，CPU的SPI總線接口和FPGA的SPI總線接口的主機(jī)輸出從機(jī)輸入線、主機(jī)輸入從機(jī)輸出線、時(shí)鐘信號(hào)線和片選線對(duì)應(yīng)連接，F(xiàn)PGA的SPI總線接口和FPGA邏輯存儲(chǔ)芯片的SPI總線接口的主機(jī)輸出從機(jī)輸入線、主機(jī)輸入從機(jī)輸出線、時(shí)鐘信號(hào)線和片選線對(duì)應(yīng)連接。本實(shí)用新型兼顧FPGA通訊和在線配置需要，同時(shí)保留上電配置和JTAG配置方式，讓FPGA配置方式變動(dòng)靈活多樣，節(jié)省了CPU和FPGA硬件資源。